

CONFIDENTIAL

MR20RG4410E-XXX
(ROM カード用)

■ 構造

シリコンゲートCMOS IC

■ パッケージ

TLGA24-14.0x17.2

版	年 月 日	承認	確認	作成
初版	2016年 1月 15日	福山 (電子承認)		宮崎

CONFIDENTIAL

QSL-72467(初版)	ROMカード用データシート(MR20RG4410E)	2 / 14
---------------	----------------------------	--------

改訂履歴

版数	改訂日	頁	改定内容	承認	確認	作成
1	2016/1/15	-	初版作成	福山		宮崎

CONFIDENTIAL

QSL-72467(初版)

ROMカード用データシート(MR2ORG4410E)

3 / 14

目次

1.	概要.....	4
2.	パッケージ.....	4
3.	ピン配列.....	4
4.	ピン機能.....	5
5.	ID.....	6
6.	Reserve Area.....	6
7.	AC 特性.....	7
8.	ABUSOLUTE MAXIMUM RATING.....	12
9.	OPERATING CONDITIONS.....	12
10.	CAPACITANCE.....	12
11.	データリテンション.....	12
12.	リード回数の保証値.....	12
13.	DC Characteristic.....	13

1. 概要

本デバイスは、セキュリティ回路を搭載したカード用 ROM です。


- ・ROM 容量 : 16GByte
- ・電源電圧 : 2.8V ~ 3.6V
- ・IO 電圧 : 1.7V ~ 1.9V(TBD)
 - ページサイズ : 512Byte
 - 転送速度 : 40MByte/s (Typ.)
 - インターフェース : 8bit I/O 任天堂カスタムインターフェース

(Note) 本書ではカード用 ROM の仕様概要について記載しています。

2. パッケージ

TLGA24-14.0x17.2

3. ピン配列



CONFIDENTIAL

QSL-72467(初版)	ROMカード用データシート(MR 2 0 R G 4 4 1 0 E)	5 / 1 4
---------------	-------------------------------------	---------

4. ピン機能

端子名	Pin#	入出力	機能	説明
GND	1, 15	I	グラウンド	
DQS	2	O	データストロブ信号	データストロブ信号です。 50MHz で動作する場合、本信号の立ち下りエッジでラッチできるようにデータを出力します。
CLK	3	I	クロック信号	CLKの立ち上がり同期して入力コマンド・入力データを取り込みます。 25MHz で動作する場合、本信号の立ち上がりエッジでデータを出力します。
CEB	4	I	チップイネーブル入力	H: デバイスを非選択にし、スタンバイ状態になります。 L: デバイスをアクティブにします。
I00	5	I/O	コマンド入力、データ入出力 Ready/Busy 出力	コマンドの入力、データの入出力となります。
I01	6	I/O	コマンド入力、データ入出力 Wait 入力	コマンドの入力、データの入出力となります。 コマンド入力後から Ready となるまでの間、‘L’ とすることで、Wait 機能が有効となります。
VCC	7	I	電源端子 (コア)	電源端子 (2. 8～3. 6V)
I02～I07	8, 9 11～14	I/O	コマンド入力、データ入出力	コマンドの入力、データの入出力となります。
VCCI0	10	I	電源端子 (I0)	I0 用電源端子 (1. 7V～1. 9V)
RESB	16	I	リセット入力	L: デバイスをリセットします。
TST1～8	17～24	-	テストピン	弊社の出荷テスト用のテストピンとなります。 ノンコネクションとしてください。

QSL-72467(初版)	ROMカード用データシート(MR20RG4410E)	6 / 14
---------------	----------------------------	--------

5. ID

・ID1

	Values
ID1_0	A Eh
ID1_1	E1h
ID1_2	00h
ID1_3	21h

・ID2

	Values	Note
ID2_0	(Note1)	—
ID2_1	00h	開発カードの識別フラグ
ID2_2	00h	Reserved
ID2_3	00h	Reserved

(Note1) ‘00h’ , ‘01h’ , ‘02h’ , ‘03h’ の4つの値を、メモリに書き込む変数にて量産時に選択できます。 選択後、ID2_0の値は、変更することはできません。

・ID3

	Values	Note
ID3_0	00h	Reserved
ID3_1	00h	Reserved
ID3_2	00h	Reserved
ID3_3	00h	Reserved

6. Reserve Area

メモリマップ後半に **Reserve Area** を設けております。この **Reserve Area** はユーザのデータを配置できない領域です。

Reserve Area のサイズは、FUSE ROM にて量産時に変更できます。

・ROM 容量と Reserve Area のサイズの対応表

ROM 容量	Reserve Area
16GByte	1152MByte

CONFIDENTIAL

QSL-72467(初版)	ROMカード用データシート(MR2ORG4410E)	7 / 14
---------------	----------------------------	--------

7. AC 特性

○ 16Byte Command


TA = 0 ~ 60°C、VCC = 2.8 ~ 3.6V、VCCIO = 1.7 ~ 1.9V

Parameter	Symbol	Command	Min.	Typ.	Max.	Unit
CLK Cycle Time	tWC	—	19.2	20	—	ns
CLK High Pulse Width	tWH	—	9.5	10	—	ns
CLK Low Pulse Width	tWL	—	9.5	10	—	ns
CEB Setup Time	tCS	—	90	—	—	ns
CEB Hold Time	tCH	—	60	—	—	ns
CEB High Pulse Width	tCEPH	—	300	—	—	ns
Data Setup Time	tDS	—	5	—	—	ns
Data Hold Time	tDH	—	4	—	—	ns
DQS Delay Time	tDQSD	—	—	—	40	ns
DQS Access Time	tSREA	—	—	—	4	ns
DQS Data Setup Time	tSDS	—	5	—	—	ns
DQS Data Hold Time	tSDH	—	5	—	—	ns
Data Valid Time	tDV	—	0	—	—	ns
Ready/Busy1	tRB1	RD_ID*, t1RD_ID*	—	8	20	us
		iRD_INIT	—	140	300	us
		iSET_INIT/iSET_INIT2	—	15	30	us
		iSET_GEN_RAND	—	800	1500	us
		RD_PAGE、t1RD_PAGE	—	220	5000	us
		t1RD_REFLESH	—	1	1000	ms
		t1RD_UID	—	15	50	us
		OTHER	—	10	30	us
Ready/Busy2	tRB2	RD_PAGE、t1RD_PAGE	2(Cycle)	2(Cycle)	5	ms
CEB High to Output Hi-Z time	tCHZ	—	—	—	30	ns
Active to Standby time	tAST	—	—	—	300	ns


注) *は1～3が入ります。

<AC規定>


入力信号レベル	: 0.45V to 1.40V(TBD)
入力立ち上がり/立下り時間	: 4ns
入力タイミングレベル(CLK)	: VCCIO * 0.5
入力タイミングレベル(CEB,IO[7:0],RESB)	: VCCIO * 0.3 / VCCIO * 0.7
出力タイミングレベル	: 0.45V / VCCIO - 0.45V
外部負荷容量	: 30pF



メモリのTiming Diagram (16Byte Command Data Read)



Timing Diagram (Ready/Busy1 - 16Byte Command)




Timing Diagram (Ready/Busy1、2 - 16Byte Command Data Read)

CONFIDENTIAL

QSL-72467(初版)

ROMカード用データシート(MR20RG4410E)

10 / 14



Timing Diagram (tAST)

CONFIDENTIAL

QSL-72467(初版)

ROMカード用データシート(MR20RG4410E)


11 / 14

○ RESB Timing

(TA = 0 ~ 60°C、VCC = 2.8 ~ 3.6V、VCCIO = 1.7 ~ 1.9V)

Parameter	Symbol	Min.	Typ.	Max.	Unit
RESB Non-Active Time	tRNA	9	–	–	us
RESB Low Time	tRES	1	–	–	us
RESB High Time(Before Read)	tRH	250	–	–	ms

(Note1) Rise Timeは0.45Vから1.40V、Fall Timeは1.40Vから0.45Vに達するまでの時間です。



Timing Diagram (RESB)

CONFIDENTIAL

QSL-72467(初版)

ROMカード用データシート(MR2ORG4410E)

12 / 14

8. ABSOLUTE MAXIMUM RATING

Item	Ratings
Power Supply Voltage	-0.3V to 4.6V
Input Voltage	-0.3V to VCCIO +0.3V
Output Voltage	-0.3V to VCCIO +0.3V
Ambient Operating Temperature	0°C to 60°C
Storage Temperature	-25°C to 85°C

9. OPERATING CONDITIONS

Item	Symbol	Min.	Max.	Unit
Operating Temperature	T_A	0	60	°C
Power Supply Voltage	V_{CC}	2.8	3.6	V
I/O Power Supply Voltage	V_{CCIO}	1.7	1.9	V

10. CAPACITANCE

 $T_A = 0 \sim 60^\circ\text{C}$ 、 $V_{CC} = 2.8\text{V} \sim 3.6\text{V}$ 、 $V_{CCIO} = 1.7\text{V} \sim 1.9\text{V}$ $f = 1.0\text{MHz}$

Parameter	Symbol	Test Conditions	Min.	Max.	Unit
Output Capacitance	C_{OUT}	$V_{OUT} = 0\text{V}$	—	10	pF
Input Capacitance	C_{INT}	$V_{IN} = 0\text{V}$	—	10	pF

11. データリテンション

10年 (-25°C~60°C)

12. リード回数の保証値

同一アドレスに対するリード回数 : 1億回

*条件: ステータス要求時にリフレッシュコマンドが実行されること

CONFIDENTIAL

QSL-72467(初版)	ROMカード用データシート(MR2ORG4410E)	13 / 14
---------------	----------------------------	---------

13. DC Characteristic

($T_A = 0 \sim 60^\circ\text{C}$, $V_{CC} = 2.8 \sim 3.6\text{V}$, $V_{CCIO} = 1.7 \sim 1.9\text{V}$)


Item	Symbol	Test Conditions	Min.	Max.	Unit
Input High Voltage	V_{IH}	—	$0.75 \times V_{CCIO}$	$V_{CCIO} + 0.3$	V
Input Low Voltage	V_{IL}	—	-0.3	$0.3 \times V_{CCIO}$	V
Schmitt Trigger Input(L to H) (CLK, CEB)	V_{t+}	—	—	70%	V_{CCIO}
Schmitt Trigger Input(H to L) (CLK, CEB)	V_{t-}	—	30%	—	V_{CCIO}
Schmitt Trigger Hysteresis Voltage(CLK, CEB)	$(\Delta)V_t$	—	0.2	—	V
Output High Voltage	V_{OH}	$I_{OH} = -400\mu\text{A}$	$0.85 \times V_{CCIO}$	—	V
Output Low Voltage	V_{OL}	$I_{OL} = 1.6\text{mA}$	—	$0.1 \times V_{CCIO}$	V
Operating Current	I_c	—	—	250	mA
Standby Current1 (Note1)	I_{STB1}	CEB = $V_{CC} - 0.2\text{V}$, IO=Hi-z CLK = $V_{CC} - 0.2\text{V}$	$T_A = 25^\circ\text{C}$	—	500
			$T_A = 60^\circ\text{C}$	—	800
Standby Current2 (Note2)	I_{STB2}	CEB = $V_{CC} - 0.2\text{V}$, IO=Hi-z $t_{WC} = 59.7\text{ns}$ (Duty=50%)	$T_A = 25^\circ\text{C}$	—	500
			$T_A = 60^\circ\text{C}$	—	800
Input Leakage Current	I_{LI}	$V_{IN} = 0 \text{ to } V_{CCIO}(\text{max})$	—	± 10	μA
Output Leakage Current	I_{LO}	$V_{OUT} = 0 \text{ to } V_{CCIO}(\text{max})$	—	± 10	μA

CONFIDENTIAL


QSL-72467(初版)

ROMカード用データシート(MR2ORG4410E)

14 / 14



(Note1) Standby Current1 Waveform



(Note2) Standby Current2 Waveform